数字IC设计常用的数制换算？
1、几种常用数制
1.1、十进制
十进制的每一位由0~9十个数码表示，低位和相邻高位之间的关系是“逢十进一”。计数方式：0→1→。。。→9→10→11→。。。→19→20→21→。。。→29→30→31。。。
1.2、二进制
二进制的每一位由0、1表示，低位和相邻高位之间的关系是“逢二进一”。计数方式：0→1→10→11→100→101。。。
1.3、八进制
八进制的每一位由0~7表示，低位和相邻高位之间的关系是“逢八进一”。计数方式：0→1→。。。→7→10→11→。。。→17→20→21→。。。→27→30→31→。。。
1.4、十六进制
十六进制的每一位由0~9、A、B、C、D、E、F十六数码表示，低位和相邻高位之间的关系是“逢十六进一”。计数方式：0→1→.。。。→9→A→B→C→D→E→F→10→11→。。。1F→20→21→。。。→2F→30→31。。。
2、不同数制之间的转换
2.1、二进制与十进制转换
2.1.1 二-十转换
将二进制数的第N位数值乘以第N位的权重，其中第N位的权重为2?（注：m位二进制数从右向左分别记为第0,1，。。。，m-1位，位是第0位，位是第m-1位），然后将相乘的结果按十进制数相加，就可以得到等值的十进制数。
举个栗子：（101）?=1×2? 0×2? 1×2?=（5）?? ，这个二进制数第2位是1，它的权重是2?，相乘为1×2?；第1位是0，它的权重是2?，相乘为0×2?；第0位是1，它的权重是2?，相乘为1×2?，后将每一位的乘积按十进制运算相加。具体的测试条件和估算结果可参考以下标准MIT-STD-883EMethod1005。
数字ic后端设计(一)
1. 数据准备。
对于 CDN 的 Silicon Ensemble而言后端设计所需的数据主要有是Foundry厂提供的标准单元、宏单元和I/O Pad的库文件，它包括物理库、时序库及网表库，分别以.lef、.tlf和.v的形式给出。1二-十转换将二进制数的第N位数值乘以第N位的权重，其中第N位的权重为2?（注：m位二进制数从右向左分别记为第0,1，。前端的芯片设计经过综合后生成的门级网表，具有时序约束和时钟定义的脚本文件和由此产生的.gcf约束文件以及定义电源Pad的DEF（DesignExchange Format）文件。(对synopsys 的Astro 而言，经过综合后生成的门级网表，时序约束文件 SDC是一样的,Pad的定义文件--tdf ， .tf 文件 --technology file， Foundry厂提供的标准单元、宏单元和I/OPad的库文件就与FRAM, CELL view, LM view 形式给出(Milkway 参考库 and DB, LIB file)
2. 布局规划。
主要是标准单元、I/O Pad和宏单元的布局。芯片一般是指集成电路的载体，也是集成电路经过设计、制造、封装、测试后的结果，通常是一个可以立即使用的***的整体。I/OPad预先给出了位置，而宏单元则根据时序要求进行摆放，标准单元则是给出了一定的区域由工具自动摆放。布局规划后，芯片的大小，Core的面积，Row的形式、电源及地线的Ring和Strip都确定下来了。如果必要在自动放置标准单元和宏单元之后，你可以先做一次PNA(power network analysis）--IR drop and EM .
3. Placement -自动放置标准单元。
布局规划后，宏单元、I/O Pad的位置和放置标准单元的区域都已确定，这些信息SE（SiliconEnsemble）会通过DEF文件传递给(PhysicalCompiler),PC根据由综合给出的.DB文件获得网表和时序约束信息进行自动放置标准单元，同时进行时序检查和单元放置优化。此外由于工艺技术的限制，模拟电路设计时应尽量少用或不用电阻和电容，特别是高阻值电阻和大容量电容，只有这样才能提高集成度和降低成本。如果你用的是PC Astro那你可用write_milkway, read_milkway 传递数据。
数字集成电路电流测试
集成电路(IC)被生产出来以后要进行测试。5、逻辑综合――DesignCompiler验证通过，进行逻辑综合。IC测试贯穿在IC设计、制造、封装及应用的全过程,被认为是IC产业的4个分支(设计、制造、封装与测试)中一个极为重要的组成部分,它已经成为IC产业发展中的一个瓶颈。有人预计,到2012年,可能会有多达48%的好芯片不能通过测试,IC测试所需的费用将在IC设计、制造、封装和测试的总费用中占80%～90%的比例。 工业界常采用电压测试和稳态电流(I_(DDQ))测试来测试数字CMOS IC。
电压测试包括逻辑测试和时延测试两方面的测试内容,前者验证IC的功能是否正确,后者验证IC的时间特性是否正确。区别于***2算法，***9算法是以用户的标识（例如：、邮箱等）作为公钥，省略了交换数字证书公钥过程。电压测试方法可以检测出大量的物理缺陷,而且比较简单,速度较快。但是,由于电压测试所使用的故障模型存在局限性,而且测试常常不能全速进行,因此一般来说,电压测试只善于验证电路的功能。与电压测试相比,(I_(DDQ))测试更善于检测由于生产过程中的细微偏差而导致的一些“小”缺陷,它的优点是能大幅度地降低测试数字CMOS IC的费用,提高它们的可靠性。但是,(I_(DDQ))测试除不能检测那些不导致(I_(DDQ))增加的缺陷或故障(如串扰故障)之外,还受到深亚微米技术的挑战。
瞬态电流(I_(DDT))测试是一种从供电回路,通过观察被测电路所吸取的瞬间动态电流来检测故障的一种方法,被认为可以检测出一些经电压测试和(I_(DDQ))测试所不能检测的故障。芯片中的时钟网络要驱动电路中所有的时序单元，所以时钟源端门单元带载很多，其负载很大并且不平衡，需要插入缓冲器减小负载和平衡。这种方法作为传统的电压测试和(I_(DDQ))测试方法的一个补充,正逐渐受到研究领域和工业界的关注。 (I_(DDT))测试研究虽然进行了近10年的时间,但目前仍处在初级阶段,所面临的问题很多,离实际应用还有相当一段距离。本研究采用基于积分的平均电流分析法来研究(I_(DDT))测试,进行了一些有益的探索性工作。