嵌入式芯片封装发展趋势解析
据麦姆斯咨询介绍，芯片及系统外形尺寸的发展趋势是越做越小，嵌入式芯片封装因此找到了新的需求。
根据Yole的报告，日月光（ASE）、奥特斯（ATamp;S）、通用电气（GE）、新光（Shinko）、太阳诱电（Taiyo Yuden）、TDK、Würth Elektronik等公司都在商业嵌入式芯片封装市场中展开激烈的竞争。捷研芯应用Flipchip和3D堆叠工艺实现产品尺寸微型化到传统尺寸的50%。事实上，在这场竞争中，ASE与TDK联手合作提高产量。此外，德州仪器（Texas Instruments，TI）和其他集成电路制造商也开发了各自的嵌入式芯片封装。
这也是TDK与ASE共同组建合资企业的动机之一。在合资企业之前，ASE通过两方面参与市场：第i一，ASE凭借自己研发的产品；第二，对于那些想要SESUB的客户，ASE就会将设计或元器件发给TDK，TDK会为ASE进行封装。
目前，通过合资企业的方式，ASE可提供整个SESUB的解决方案。该公司已将设备安排在台湾工厂，并正在加紧扩大这项技术的产能。
在基本的SESUB流程中，晶圆在代工厂中加工。晶圆被减薄到50μm，芯片被切割成小块。然后，芯片被放置在单独的面板上，在那里将进行板级（panel-level）工艺。在面板中，我们的目的是加工更多芯片，而不是处理晶圆，以降低成本。
这项技术有对电热管理有利。Gerbier继续解释：“这与正在进行的如TSV的3D堆叠解决方案没什么不同。裸片排列更紧凑，这样互连会更短。当在嵌入式技术上进行互连工艺时，就是在pad的顶部构建了布线层。因此当创建通孔或连接点与pad连接，我发现一种无需焊料就可以实现互连的方法，这就是copper-to-copper。因此当创建通孔或连接点与pad连接，我发现一种无需焊料就可以实现互连的方法，这就是copper-to-copper。从可靠性的角度来看，如果材料匹配，就不会有太多问题。”
在SESUB中，***通用的配置是4层基板的嵌入式封装，有些也会开发2层、5层或6层的基板。
该技术对于输入输出（I/O）数量的理想数值是400。line/space的规范是大于等于10μm。pad尺寸为80μm，pad间的间距为120μm。电路IP、PicoStar、嵌入芯片与无源芯片集成的组合，实现了价值***。Gerbeir说：“到2018年和2019年，pad尺寸有望会降为30μm，间距降为50μm。”
