数字IC设计流程
1、需求分析与规格制定
对市场调研，弄清需要什么样功能的芯片。
芯片规格，也就像功能列表一样，是客户向芯片设计公司提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。
2、架构设计与算法设计
根据客户提出的规格要求，对一些功能进行算法设计，拿出设计解决方案和具体实现架构，划分模块功能。
3、HDL编码
使用硬件描述语言（VHDL，Verilog HDL）分模块以代码来描述实现，RTL coding，linux环境下一般用Gvim作为代码编辑器。
4、功能
验证就是检验编码设计的正确性。不符合规格要重新设计和编码。设计和验证是反复迭代的过程，直到验证结果显示完全符合规格标准。该部分称为前。
5、逻辑综合――Design Compiler
验证通过，进行逻辑综合。逻辑综合就是把HDL代码翻译成门级网表netlist。
综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的。所以，综合库不一样，综合出来的电路在时序，面积上是有差异的。I/OPad预先给出了位置，而宏单元则根据时序要求进行摆放，标准单元则是给出了一定的区域由工具自动摆放。一般来说，综合完成后需要再次做验证（这个也称为后）
逻辑综合工具：Synopsys的Design Compiler，工具选择上面的三种工具均可。
6、静态时序分析——STA
Static Timing Analysis（STA），静态时序分析，验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation）。这个是数字电路基础知识，一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题。DB文件获得网表和时序约束信息进行自动放置标准单元，同时进行时序检查和单元放置优化。
数字芯片设计操作？
数字芯片设计者在层次化物理设计环境中完成从门级网表到布局布线收敛的重要工具，可以帮助您将Timing、Area和Power与您的设计进行匹配，JupiterXT通过下面的方法来管理和优化您的设计：
1、 物理版图的层次化管理
2、 的面积、寄生参数和时序估计
3、层次化布局布线流程中，的子模块时序加载
Hercules
作为物理验证的者，Hercules-II能验证超过1亿只晶体管的微处理器、超过1000万门的ASIC和256MB的DRAM，推动技术前沿不断进步。Hercules通过提供快的运行时间和高速有效的纠错（debugging）来缩短IC设计的周期。Filler的插入(padfliier,cellfiller)。它综合且强大的图形界面能迅速帮助设计者发现并处理设计错误。Herculus具有进行层次设计的成熟算法，进行flat processing的优化引擎和自动确定如何进行每个区域数据处理的能力—这些技术缩短了运行时间，提高了验证的度。
NanoSim (Star-SIMXT)
NanoSim集成了业界的电路技术，支持Verilog-A和对VCS器的接口，能够进行电路的工具，其中包括存储器和混合信号的。在通讯与信息技术中，当把范围局限到硅集成电路时，芯片和集成电路的交集就是在“硅晶片上的电路”上。通过Hierarchical Array Reduction (HAR)技术，NanoSim 几乎可以无限大的存储器阵列。
IC半导体的基础知识(二)
本征半导体 完全纯净的、具有完整晶体结构的半导体，称为本征半导体。
硅或锗是四价元素，其外层电子轨道上有四个价电子。在本征半导体的晶体结构中，相邻两个原子的价电子相互共有，即每个原子的四个价电子既受自身原子核的束缚，又为相邻的四个原子所共有；每两个相邻原子之间都共有一对价电子。必须进行明智的封装材料选择、仔细控制的组装环境和在运输中采用密封包装及放置干燥剂等措施。这种组合方式称为共价键结构，图5-1为单晶硅共价键结构的平面示意图。
在共价键结构中，每个原子的外层虽然具有八个电子而处于较为稳定的状态，但是共价键中的价电子并不像绝缘体中的电子被束缚得那样紧，在室温下，有数价电子由于热运动能获得足够的能量而脱离共价键束缚成为自由电子。
当一部分价电子挣脱共价键的束缚而成为自由电子后，共价键中就留下相应的空位，这个空位被称为空穴。原子因失去一个价电子而带正电，也可以说空穴带正电。在本征半导体中，电子与空穴总是成对出现的，它们被称为电子空穴对。
如果在本征半导体两端加上外电场，半导体中将出现两部分电流：一是自由电子将产生定向移动，形成电子电流；一是由于空穴的存在，价电子将按一定的方向依次填补空穴，亦即空穴也会产生定向移动，形成空穴电流。ⅠⅡⅢRegion(I)被称为早夭期（Infancyperiod）这个阶段产品的failurerate快速下降，造成失效的原因在于IC设计和生产过程中的缺陷。所以说，半导体中同时存在着两种载流子(运载电荷的粒子为载流子)——电子和空穴，这是半导体导电的特殊性质，也是半导体与金属在导电机理上的本质区别。
数字IC测试
随着Internet的普及,远程教育在我国已有了很大的发展,尤其是CAI课件以及一些教学交互的软件的研究已有相当的程度。而模拟电路IC是处理和提供模拟信号的器件，比如运算放大器、线性稳压器、基准电压源等，它们都属于模拟IC。然而远程实验的发展却大大落后,这是由于不同领域实验的远程化需要研究不同的实现方法。 在本文中首先阐述了一种高校电子信息类***数字逻辑以及现代可编程器件(FPGA/CPLD)等课程的远程实验系统,在这个系统中使用远程测试(数字IC测试)来实现实实在在的硬件实验,使得这个系统不同于纯软件的。
接着叙述了该实验系统中虚拟实验环境软件和实验服务提供端的数字IC测试系统的设计。虚拟实验环境软件提供一个可灵活配置、形象直观的实验界面,这个界面为使用者提供了实验的***认识。因为模拟IC通常要输出高电压或者大电流来驱动其他元件，而CMOS工艺的驱动能力很差。数字IC测试系统完成实际实验:提供激励并测试响应。本文叙述的数字IC测试系统可对多达96通道的可编程器件进行实验,另外它还作为面向维修的测试仪器,具有在线测试、连线测试、V-I测试、施加上拉电阻、调节门槛比较电平等功能。