当吸收电磁干扰的磁环/磁珠***差模干扰时，通过它的电流与其体积成正比，这会导致饱和并降低元件的性能。当共模干扰被***时，电源的两根导线(正极和负极)同时通过磁环，有效信号为差模信号，吸收电磁干扰的磁环/磁珠对其没有影响，但对共模信号表现出较大的电感。使用磁环还有一个更好的方法，就是让穿过磁环的导线反复缠绕几次，以增加电感。根据其对电磁干扰的***原理，可以合理利用其***效果。
铁氧体***元件应安装在干扰源附近。对于输入/输出电路，尽可能靠近屏蔽罩的入口和出口。对于由铁氧体磁环和磁珠组成的吸收滤波器，除了选择高磁导率的损耗材料外，还应注意其应用。它们对电路中高频元件的电阻大约是十到几百欧姆，所以它在高阻抗电路中的作用并不明显，相反，它在低阻抗电路(如配电、电源或射频电路)中会非常有效。
如何理解认识电子元器件中的磁珠呢？
Operation timed out after 15001 milliseconds with 0 out of -1 bytes received
磁珠的选用
承前：从去耦半径出发，通过去耦半径的计算，让大家直观的看到我们常见的电容的“有效范围”问题。
本节：讨论滤波电容的位置与PDN阻抗的关系，提出“全局电容”与“局部电容”的概念。能看到当电容呈现“全局特性”的时候，电容的位置其实没有想象中那么重要。
启后：多层板设计的时候，电容倾向于呈现“全局特性”，“电源加磁珠”的设计方法，会影响电容在全局范围内起作用。同时电源种类太多，还会带来其他设计问题。
通过上一篇文章，我们知道平常“耳熟能详”的电容去耦半径理论，对PCB设计其实没有什么指导意义。0.1uf的电容去耦半径足够大，设计中参考这个值没有用处，工程师还是会“尽量”把0.1uf电容靠近芯片的电源管教放置。PCB设计师需要更有效的理论来指导电容的布局设计。
既然简单的用四分之一波长理论推算的电容去耦半径不起作用，那么电容放置得离芯片电源管脚比较远，还会有哪些影响呢？很多人都答对了，影响安装电感。
片式磁珠
磁珠专门用于***信号线和电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。片状磁珠由软磁铁氧体材料组成，形成高体积电阻率的单片结构。使用芯片磁珠的优点包括小型化和重量轻、射频噪声频率范围内的高阻抗、消除传输线中的电磁干扰、闭合磁路结构、更好地消除信号的串联绕组、的磁屏蔽结构、降低DC电阻以避免游泳信号的过度衰减、显著的高频特性和阻抗特性、消除高频放大电路中的寄生振荡以及在几兆赫到几百兆赫的频率范围内有效工作。
要正确选择磁珠，必须注意以下几点:
1.不必要信号的频率范围是多少？
2.谁是噪音源？
3.需要多大的噪声衰减；
4.环境条件是什么(温度、DC电压、结构强度)；
5.电路和负载的阻抗是多少？
6.印刷电路板上有防止磁珠的空间吗？
前三个可以通过观察制造商提供的阻抗频率曲线来判断。阻抗曲线中有三条曲线非常重要，即电阻、感抗和总阻抗。总阻抗由ZR22πfL()2 :=fL () 2:=FL描述。根据该曲线，选择在期望噪声衰减的频率范围内具有大阻抗并且在低频和DC具有小信号衰减的磁珠类型。在过高的DC电压下，芯片磁珠的阻抗特性会受到影响。此外，如果工作温度升高过高或外部磁场过大，磁珠的阻抗将受到不利影响。