FastFLASH XC9500XL系列是3.3V CPLD系列，主要用于***通信和计算系统中的高性能，低压应用，在这些应用中，高设备可靠性和低功耗至关重要。每个XC9500XL器件都支持系统内编程（ISP）和完整的IEEE Std 1149.1（JTAG）边界扫描，从而为小型封装提供了出色的调试和设计迭代能力。 XC9500XL系列旨在与Xilinx®Virtex®，Spartan®-XL和X***000XL FPGA系列紧密合作，从而使系统设计人员能够在快速接口电路和高密度通用逻辑之间***佳地划分逻辑。 XC9500XL系列成员是完全引脚兼容的，从而允许在给定的封装尺寸内轻松地跨多种密度选项进行设计移植。
XC9500XL的体系结构功能解决了系统内可编程性的要求。增强的引脚锁定功能避免了昂贵的电路板返工。整个商业运行范围内的系统内编程和较高的编程耐力等级可为系统现场升级提供无忧的重新配置。扩展的数据保留功能可延长系统可靠性并延长其使用寿命。
***的系统功能包括输出压摆率控制和用户可编程的接地引脚，以帮助降低系统噪声。每个用户引脚都与5V，3.3V和2.5V输入兼容，并且输出可配置为3.3V或2.5V操作。 XC9500XL器件具有对称的完整3.3V输出电压摆幅，以实现平衡的上升和下降时间。
主要特点
针对高性能3.3V系统进行了优化
5 ns的引脚到引脚逻辑延迟，内部系统频率高达208 MHz
小型封装，包括VQFP，TQFP和CSP（芯片级封装）
所有封装均无铅
低功耗运行
耐5V I / O引脚接受5V，3.3V和2.5V信号
3.3V或2.5V输出能力
***的0.35微米特征尺寸CMOS FastFLASH技术
***的系统功能
系统内可编程
通过FastCONNECT II开关矩阵实现出色的引脚锁定和布线能力
超宽54输入功能块
每个宏单元***多90个产品条款，并具有单独的产品条款分配
具有三个全局时钟和一个乘积时钟的本地时钟反转
每个输出引脚具有***的输出使能，具有本地反相
所有用户和边界扫描引脚输入上的输入滞后
所有用户引脚输入上的总线保持电路
支持热插拔功能
在所有设备上完全支持IEEE Std 1149.1边界扫描（JTAG）
四个引脚兼容的器件密度
36至288个宏单元，具有800至6400个可用门
快速并发编程
单个输出的摆率控制
增强的数据安全功能
出色的质量和可靠性
10,000个程序/擦除周期耐力等级
保留20年的数据
与5V核心XC9500系列引脚兼容，具有常见的封装尺寸