因触发器状态的转换发生在时钟脉冲的上升沿或下降沿，故触发器的输出状态仅与转换时的存入数据有关。而主从型触发方式对时钟脉冲的边沿要求不及边沿触发型苛刻。因触发器状态的转换分为两个阶段，即在期间内完成数据存入，在0从1变为0时完成状态转换。图6.3.1画出了上述触发方式的数据存入与数据输出的时间关系。0触发器大多釆用维持阻塞型触发方式且上升沿触发的较多。 爪触发器有维持阻塞型（但以下降沿触发的较多和主从型触发方式。维持阻塞型上升沿触发作）维持阻塞型下降沿触发图6.3.1三种触发方式
触发器的特征方程为触发器有、反两个控制端，与其他触发器相比，其逻辑功能更强，使用更灵活。除了广 泛用来组成计数器、移位寄存器等时序逻辑电路外，采用触发器来实现某些特定功能的 电路也十分方便，现举例如下。当需要检查数字系统在规定的时间间隔内是否出现过“1”状态时，釆用主从型爪触发器 7415107十分简便，其电路与波形如图6.3.3所示。设0：？为规定时间间隔内发出的负脉冲，15 为检测点的输入信号。电路的工作原理是：在邙-1期间，只要1端出现过“1”，触发器就会 将“1”存储，即1(^ = 0，直到0？的负脉冲来到，触发器的状态才发生翻转，即1(^=1。因此，